PCB Layout 完整流程（从开始到结束）

1. 前期准备阶段

接收设计资料

• 原理图（OrCAD/Altium/PADS 等）
  • 确认原理图版本与设计一致性
  • 检查网络命名规范、电源/地符号统一
• BOM、器件封装库
  • 核对BOM中器件型号与封装匹配
  • 确认替代料是否影响布局布线
• 结构文件：DXF、STEP、外壳、孔位、禁布区
  • 导入机械图纸定义板框和限制区域
  • 标注高度限制、装配干涉区
• 设计要求：层数、板厚、阻抗、线宽线距、工艺要求
  • 明确叠层结构（如4层/6层）
  • 确认表面处理方式（沉金、喷锡等）

建库 & 核对封装

• 检查所有器件封装是否正确
  • 对比封装焊盘尺寸与datasheet
  • 验证引脚顺序、间距（Pitch）
• 新建缺失封装、确认焊盘大小、钢网层、丝印
  • 遵循IPC标准或厂内规范
  • 钢网开窗比例匹配焊盘
• 关键器件（连接器、BGA、插座）必须核对 datasheet
  • BGA需确认球径、焊盘定义（NSMD/SMD）
  • 连接器注意插拔方向与定位柱

导入网表 & 建立 PCB 文件

• 导入网表，检查飞线错误、重复网络、悬空引脚
  • 解决“Unconnected Pin”警告
  • 合并同名网络（如GND、VCC）
• 按结构 DXF 定义板框、定位孔、安装孔、禁布区
  • 设置Keep-Out Layer或Mechanical Layer
  • 标注螺丝孔、散热孔、屏蔽罩区域

2. 布局阶段（Layout 核心第一步）

结构优先布局

• 先放连接器、安装孔、指示灯、按键
  • 确保连接器位置符合外壳开孔
  • 按钮/LED需对准面板标识
• 满足结构干涉、插拔方向、散热空间
  • 预留插件高度与装配间隙
  • 功率器件远离塑料件防熔化

功能模块分区

• 电源区、模拟区、数字区、射频区、接口区分开
  • 数模混合电路用地缝隔离
  • 射频走线远离数字噪声源
• 高低压隔离、强弱电隔离、EMI 敏感区域远离干扰源
  • 安规距离满足UL/IEC标准（如>3mm@250VAC）
  • 敏感模拟信号（如ADC输入）避开时钟线

核心器件布局

• MCU、FPGA、BGA 居中
  • 减少高速信号走线长度
  • 利于散热与机械强度
• 滤波电容就近核心电源引脚
  • 去耦电容（0.1μF+10μF）紧贴IC电源脚
  • 电源路径尽量短、低感抗
• 晶振靠近芯片，远离干扰线
  • 晶振下方禁止走线、铺地完整
  • 外壳接地防EMI辐射

布局评审

• 散热、可生产性、EMI/ESD、维修性
  • 热仿真预判热点，预留散热措施
  • 器件间距满足SMT贴片精度要求
• 结构干涉检查
  • 3D模型装配验证（Altium 3D/STEP）
  • 检查屏蔽罩、散热片空间

3. 布线阶段（Core Layout）

规则设置（DRC）

• 线宽、线距、过孔大小
  • 根据电流计算最小线宽（如1A≈12mil）
  • 高密度板采用激光微孔（HDI）
• 差分线、阻抗线、电源载流能力
  • 设置差分对规则（间距、长度匹配）
  • 阻抗线指定参考层与介质参数
• 安全间距（高压更严格）
  • 内层间距小于外层（因无污染）
  • 考虑爬电距离与电气间隙

电源地规划（非常关键）

• 划分地层、电源层
  • 多层板设完整GND平面
  • 电源层分割避免跨分割走线
• 大电流路径加宽、铜皮灌注
  • 使用Polygon Pour或Track并联
  • 必要时外挂铜条或增加层厚
• 避免地环路、单点接地
  • 模拟地与数字地通过磁珠/0Ω电阻连接
  • 接口地与系统地隔离防共模干扰

顺序布线

• 差分线（USB、HDMI、以太网）
  • 保持平行、等长、同层
  • 避免90°拐角，用45°或弧形
• 高速信号、时钟线
  • 包地处理（Guard Trace）
  • 远离板边减少辐射
• 关键控制线
  • 复位、使能、中断线避免平行走线
  • 加上拉/下拉电阻就近放置
• 普通信号线
  • 优先自动布线后手动优化
  • 减少过孔数量提升可靠性
• 电源走线
  • 主电源先布，确保低阻抗
  • 分支电源从主干引出
• 最后补地过孔
  • 在IC周边、分割缝处打密集地孔
  • 降低回流路径电感

阻抗控制 & 等长

• 高速总线做等长
  • DDR数据线组内等长±50mil
  • 使用蛇形线但避免耦合
• 差分线严格耦合、平行等长
  • 长度差<5mil，间距恒定
  • 避免在过孔处失配
• 阻抗按板厂要求：50Ω/90Ω/100Ω
  • 提供叠层结构与介电常数（Er）
  • 板厂反馈调整线宽/间距

4. 铺铜 & 优化阶段

GND 铺铜

• 整板大面积铺地
  • 设置合适孤岛（Dead Copper）移除阈值
  • 避免锐角铺铜防酸蚀残留
• 补足够地过孔，减少地阻抗
  • 每平方厘米≥4个过孔（高频场景）
  • 连接所有GND网络铜皮

电源铺铜

• 大电流区域铜皮加宽或多层并联
  • 多层电源层通过过孔并联
  • 铜皮边缘倒角减少应力

EMC/EMI 优化

• 接口加滤波、屏蔽
  • USB/HDMI接口加TVS、共模电感
  • 屏蔽罩覆盖高频模块（如WiFi）
• 敏感回路远离干扰源
  • 模拟小信号环路面积极小化
  • 时钟驱动器远离ADC/DAC

散热优化

• 功率器件加散热铜皮、热过孔
  • MOSFET/稳压器底部铺铜
  • 热过孔填铜或塞孔提升导热

5. 丝印、生产文件整理

丝印调整

• 字符不盖焊盘、不重叠、方向统一
  • 字高≥30mil，线宽≥5mil
  • IC方向标（Dot/Notch）清晰
• 型号、版本、极性标识清晰
  • 电解电容、二极管标“+”/“K”
  • 接口定义（如UART_TX/RX）

生产标注

• 板号、版本号、QR 码
  • QR码链接BOM或测试文档
  • 版本区分（V1.0、RevA）
• V-Cut、分板、拼板指示
  • 拼板间距≥2mm，邮票孔设计
  • 标注V-Cut方向与深度

最终 DRC 检查

• 短路、开路、线距违规、过孔大小
  • 执行Design Rule Check全覆盖
  • 手动复查高风险网络
• 禁布区、结构干涉
  • 确认无器件落入Keep-Out区
  • 3D检查与外壳无冲突

6. 输出生产文件（Gerber + 钻孔）

必出文件：

• 顶层 / 底层线路
  • Top Layer / Bottom Layer (GTL/GBL)
• 内层线路（多层板）
  • Inner Layer 1~N (G1/G2...)
• 顶层 / 底层阻焊
  • Solder Mask (GTS/GBS)，开窗精准
• 顶层 / 底层丝印
  • Silkscreen (GTO/GBO)，白油/黑油
• 钢网层（锡膏层）
  • Paste Mask (GTP/GBP)，对应SMT焊盘
• 钻孔文件（NC Drill）
  • Excellon格式，含PTH/NPTH
• 外形轮廓
  • Board Outline (GKO/Mechanical 1)
• 阻抗说明、拼板图、BOM、坐标文件
  • Readme.txt注明叠层与工艺
  • Pick & Place (Centroid)文件含角度

7. 投板前最终检查

网络对比（Netlist Compare）

• Gerber与原始网表一致性验证
• 使用CAM350或Valor验证

开短路测试

• 模拟飞针测试覆盖关键网络
• 重点检查电源与地是否短路

结构干涉检查

• STEP模型与PCB 3D装配复核
• 确认螺丝柱、卡扣位置准确

器件方向、极性检查

• 电解电容、IC、连接器方向100%确认
• 对照原理图逐项核对

特殊工艺确认（厚铜、阻抗、沉金、喷锡等）

• 与板厂确认工艺能力（如最小线宽/间距）
• 阻抗控制签署公差协议（±10%）

8. 投板 & 样品回来后的验证

打样回来目视检查

• 检查板面清洁、字符清晰、无划伤
• 确认绿油覆盖均匀、无露铜

开短路测试

• 使用万用表或飞针测试仪
• 重点测电源网络与高频接口

上电测试、功能测试

• 先低压上电测电流是否异常
• 逐步验证各模块功能（通信、电源、逻辑）

问题修改、改版出 2 版

• 记录问题（如信号完整性、温升）
• 更新原理图与PCB同步修改
• ECO流程确保版本受控